【東京】半導体テストチップのレイアウト設計（デジタル）

---

Job details

Company overview

Our client is an electronic components manufacturer.

Responsibilities

• 半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当していただきます。EDAツールを使ったディジタル設計全般についてRTLからテープアウトまでを実施していただきます。また、タイミング収束、物理検証、IRdrop/EM検証などのデザイン収束にかかわる業務も担当していただきます。
• 設計業務に関連してTCL言語、SKILL言語、その他の言語にてスクリプト作成をして頂きます。また、新たに構築する設計フローに対するトライアル、ツール動作検証、改善提案業務などを担当して頂きます。ジョブローテーションが頻繁にありますので、re-skilling能力が重視されます。

Requirements

必須要件：

• RTL-GDSフローにおける設計業務、フロー構築、デザイン収束
• デジタル回路論理設計、レイアウト設計、設計フロー構築、自動配置配線ツールの使用経験
• 先端プロセスの使用経験(28nm以降)
• スクリプト言語の使用経験(Python, TCL, shell)
• 業界標準ツールに関しての知識(Cadence/Innovus, Synopsys ICC2他)
• PPA分析と改善手法の知識、経験
• Design closure全般の知識、経験

Salary

6 - 8 million yen

Location

Tokyo