【東京】SoCタイミング設計エンジニア/リーダー

---

Job details

Company overview

Our client is a Japanese semiconductor manufacturer that provides products such as microcontrollers and system LSIs. Our offerings are utilized across a wide range of applications including embedded systems, automotive, industrial equipment, and home electronics. Particularly in the automotive sector, it supplies technologies like in-vehicle microcontrollers, driver assistance systems, and vehicle networks, contributing to the development of advanced vehicle electronics. Additionally, we develop products aimed at improving energy efficiency and reducing environmental impact, contributing to the realization of a sustainable society.

Responsibilities

• 同社設計(STA,SDC,Synthesis)業務の設計エンジニアまたは設計リーダー。タイミング設計（静的タイミング解析、タイミング制約解析、論理合成の技術開発、製品適用）
• 静的タイミング解析：市販STAツールを用いたタイミング設計
• タイミング制約解析：　市販STAツールと内製ツールを用いたタイミング制約妥当性検証
• 論理合成：　市販論理合成ツールを用いた論理合成

※静的タイミング解析、タイニング制約解析、論理合成のいずれの場合も、海外拠点と協業

Requirements

• タイミング設計（静的タイミング解析、タイミング制約解析）を含むレイアウト設計経験
• 英語と日本語によるコミュニケーションスキル (TOEIC（R）テスト 500点程度)
• 困難さに立ち向かう姿勢をお持ちの方
• リーダーシップに長けている方
• 全体的を見れる方
• ソリューション提案力をお持ちの方
• 業務で英語を使用することに抵抗のない方

歓迎条件:

• ハードウエア記述言語の理解 (ex. Verilog-HDL)
• 実務での英語利用経験
• マネージメント経験
• 将来的にマネージメントにご興味がある方

Salary

6.8 - 11 million yen

Location

Tokyo