アナログ回路設計（IO・I/F設計の開発・設計）※在宅可

募集要項

会社概要

同社は、半導体デバイス事業を展開している会社です。

業務内容

GPIO/LVDSやSPMI/I3C等の通信規格の物理層IP、PLL/DLL等の位相/遅延フィードバック制御IP、およびLDO/チャージポンプなどの電源IPなど各種アナログIPの開発・設計


■組織の役割:

同グループが手掛ける半導体製品に搭載されるI/F・電源系アナログIPの開発

特にCMOSイメージセンサー製品(CIS)に搭載されるGPIO/LVDSやSPMI/I2C/I3C等の通信規格物理層IP、PLL/DLL等の位相/遅延フィードバック制御IP、LDO/チャージポンプ/バイアス回路などの電源IP等の回路設計を中心に技術開発を遂行する

■担当予定の業務内容：

CIS製品の高機能化に伴い各種アナログIPにはより高精度・低電力・低コストなどの差異化が求められており、大きくは下記のいずれかをお願いします。

1）GPIO/LVDSやSPMI/I2C/I3C等の通信規格の物理層IPアナログ回路設計
2）PLL/DLL等の位相/遅延フィードバック制御IPアナログ回路設計
3）LDO/チャージポンプ/バイアス回路などの電源IPアナログ回路設計

■想定ポジション：

それぞれの開発チームは～３名程度の正社員、および、作業工数に応じた協力会社で構成され、そのリーダーの役割となります。比較的短期間に製品適用を求められるIP開発・導入となるため、多数関係者へのコミュニケーション能力も発揮できるポジションとなります。

 

応募条件

■必須条件：下記いずれかの経験

• GPIO/LVDSやSPMI/I2C/I3C等の通信規格の物理層IP開発経験者　
• 位相/遅延フィードバック制御IP開発経験者
• 電源IP開発経験者

■歓迎条件：

• 特許取得経験あり　海外ベンダーとの協業経験あり　

給与

950 - 1150 万円

勤務地

Kanagawa

BRSコンサルタント
Yuya Migita
Electronics

メールでお問い合わせ

応募する

検討する